Синтез и реализация конвейерного аналого-цифрового преобразователя со сниженной потребляемой мощностью

Представлены синтез и реализация конвейерного аналого-цифрового преобразователя со сниженной потребляемой мощностью. Развитие и применение методики анализа активных SC-схем МЦАП 1,5-битного каскада с учетом как коэффициента усиления, так и частотных свойств ОУ, позволило сформулировать и провести параметрический синтез конвейерного АЦП на основе 1,5-битных каскадов. При этом показано, что при заданной разрядности, быстродействии и допуске на ошибку усиления каскада конвейера параметры ОУ следует выбирать из допустимой области, ограниченной асимптотическими значениями ошибки усиления при предельных переходах коэффициента усиления по постоянному току и частоты единичного усиления к бесконечности. Применение мультиплексирования ОУ в составе каскадов конвейера позволило вдвое сократить их количество, при этом отмечено, что влияние возникающей вследствие неполного разряда паразитной входной емкости ОУ ошибки усиления каскада в двухфазных SC-цепях следует устранять применением цифровой калибровки и коррекции. Для дополнительного снижения потребляемой мощности используются КМОП инверторы в качестве компараторов. Предложенная цифровая калибровка и коррекция, использующая информацию о статических характеристиках для коррекции динамических характеристик, позволила достичь эффективной разрядности 10 бит и динамического диапазона, свободного от гармоник, не менее 69 дБ. Интегральная схема конвейерного АЦП изготовлена по 180 нм КМОП технологии, при этом достигнуто быстродействие 70 МВыб/с при потребляемой мощности не более 145 мВт, что на 20% меньше известных аналогов.