Метод, алгоритм и устройство коммутации с параллельно-конвейерной диспетчеризацией пакетов в матричных мультипроцессорах

Цель: разработка метода и алгоритма коммутации пакетов в матричных мультипроцессорах с параллельно-конвейерной диспетчеризацией, а также коммутационного устройства на их основе, обеспечивающих повышение пропускной способности и быстродействия устройства без увеличения его внутренней скорости по отношению к скорости работы межмодульных каналов связи. Разработаны метод, алгоритм и устройство коммутации пакетов в матричных мультипроцессорах, учитывающие время пребывания пакетов во внутренних буферных схемах. Показаны сокращение среднего времени прохождения пакетов через коммутационное устройство до 5 раз и повышение пропускной способности устройства на 1,2 – 3,8% по сравнению с известными коммутаторами с буферизованным матричным переключателем.