Функциональная верификация микропроцессоров на системном уровне с использованием методов машинного обучения

Целью диссертационной работы является разработка методов функциональной верификации проектируемых микропроцессоров и их моделей, опирающихся на инструменты машинного обучения для повышения полноты покрытия верификации и сокращения затрачиваемых машинных ресурсов. В процессе исследований и разработок получены следующие новые научные результаты. 1. Метод генерации тестовых последовательностей для верификации атомарных операций в многоядерных микропроцессорах на основе функциональных метрик и ПО для его реализации. 2. Метод ускорения стандартного маршрута функциональной верификации за счет предсказания уровня покрытия создаваемого псевдослучайного теста с применением метода градиентного бустинга. 3. Метод автоматической генерации тестовых последовательностей, имитирующих рабочую нагрузку приложений пользователя из различных областей применения с помощью машинного обучения. 4. Метод генерации тепловых карт кэш-памяти для оценки степени загруженности кэш-памяти, характеризации и сравнения профилей задач. Практическая ценность работы: 1. Разработанные автором методы и подходы применены в ФГУ ФНЦ НИИСИ РАН при проектировании одноядерных микропроцессоров, а также успешно используются для выполнения ОКР «СМП-НИИСИ» и «ММП-НИИСИ» для создания серверных микропроцессоров 1945ВМ018 и многоядерных мобильных микропроцессоров 1945ВМ028, предназначенных для задач распознавания образов, ОКР «Комдив-Доступ» и в совместной с ФПИ работе «Разработка технологии создания специализированных СБИС на основе чиплетов». 2. Разработанные и реализованные автором механизмы верификации подсистем памяти многоядерных микропроцессоров, а также атомарных операций позволили произвести верификацию и обеспечить серийное производство двухъядерных микропроцессоров. Благодаря комплексному применению созданных средств верификации в конечных изделиях серийно выпускаемых вычислительных систем не выявлено ошибок в областях применения конечного пользователя. 3. Благодаря внедрению предложенного автором механизма предсказания покрытия создаваемого теста было высвобождено порядка 80% затрачиваемых на псевдослучайную верификацию машинных ресурсов, которые в дальнейшем были перенаправлены в другие сферы верификации.