Математическая модель, метод организации параллельно-конвейерной памяти и специализированное вычислительное устройство умножения квадратных бинарных матриц

Устройство относится к вычислительной технике и может быть использовано для умножения квадратных бинарных матриц размером n × n элементов. Технической задачей устройства является снижение времени обработки квадратных бинарных матриц за счет введения конвейеризации операции чтения данных из специализированной многопортовой памяти. Техническая задача решается разработкой метода организации параллельно-конвейерной памяти специализированного вычислительного устройства умножения квадратных бинарных матриц, основанный на многопортовом чтении данных из специализированной памяти, отличающийся введением конвейеризации при чтении данных и позволяющий снизить временные затраты на умножение матриц за счет параллельной обработки различных элементов матриц по ступеням конвейера, а также разработкой структурно-функциональной организации специализированного вычислительного устройства умножения квадратных бинарных матриц, основанная на использовании систолических вычислительных структур и многопортового матричного запоминающего устройства с двухкоординатной адресацией, отличающаяся введением конвейеризации при чтении данных, позволяющая уменьшить временные затраты на умножение бинарных матриц по сравнению с аналогами.