Отчет о результатах выполнения 1 этапа СЧ ОКР (промежуточный) "Разработка среды проектирования цифровых СФ-блоков для создания радиационно-стойких нанометровых КМОП СБИС СнК"

Отчет о результатах выполнения СЧ ОКР "Разработка среды проектирования цифровых СФ-блоков для создания радиационно-стойких нанометровых КМОП СБИС СнК" этап 2 (заключительный).

Научно-технический отчет по проекту «Исследования и разработка цифрового дизайн-центра по проектированию микроэлектронных устройств для беспроводных систем связи». Этап 1

НАУЧНО-ТЕХНИЧЕСКИЙ ОТЧЕТ "Разработка модулей физического проектирования САПР СБИС" по этапу № 1 «Эскизное проектирование» ОКР «САПР СБИС»

Разработка модулей физического проектирования САПР СБИС по этапу № 2 «Разработка технологического образца модулей САПР СБИС» ОКР «САПР СБИС»

Разработка модулей физического проектирования САПР СБИС по этапу № 3 «Разработка опытного образца модулей САПР СБИС и его испытания»

Рабочий проект. Проведение предварительных испытаний.

Выбор направления исследований

ОТЧЕТ О ПРИКЛАДНЫХ НАУЧНЫХ ИССЛЕДОВАНИЯХ в рамках проектной части государственного задания в сфере научной деятельности (ЗАДАНИЕ № 8.3423.2017/ПЧ от 31.05.2017) по теме: Исследование и разработка элементов высокоинтегрированных приемных модулей К-диапазона типа "Система на кристалле", выполняемых по кремниевым наногетерструктурным технологиям, для систем связи (промежуточный) Этап 1

Этап №1 «Разработка ПО для разбиения синтезируемой части моделируемых цифровых дизайнов на массив субдизайнов для отдельных ПЛИС макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Разработка ПО для исполнения несинтезируемой части моделируемых цифровых дизайнов на процессорах общего назначения макета программно аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем в режиме симуляции. Разработка ПО для синхронизации данных между ПЛИС и процессорами общего назначения. Разработка схемотехники и топологии печатных плат программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Разработка эскизной конструкторской и программной документации макета программноаппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Изготовление макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на базе набора коммерческих отладочных плат с ПЛИС. Электрическая отладка макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Разработка программы и методик испытаний макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Проведение испытаний макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на моделировании проектов систем на кристалле на базе открытых открытых 32-х или 64-х битных процессорных ядер.» (промежуточный).

Разработка интеллектуальных программных средств для автоматизированного проектирования схемных решений и эскизов топологий GaAs СВЧ МИС: ступенчатые аттенюаторы, ступенчатые фазовращатели, коммутаторы и усилительные каскады (промежуточный, 2-й этап)