Этап №1 «Разработка ПО для разбиения синтезируемой части моделируемых цифровых дизайнов на массив субдизайнов для отдельных ПЛИС макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Разработка ПО для исполнения несинтезируемой части моделируемых цифровых дизайнов на процессорах общего назначения макета программно аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем в режиме симуляции. Разработка ПО для синхронизации данных между ПЛИС и процессорами общего назначения. Разработка схемотехники и топологии печатных плат программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Разработка эскизной конструкторской и программной документации макета программноаппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Изготовление макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на базе набора коммерческих отладочных плат с ПЛИС. Электрическая отладка макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Разработка программы и методик испытаний макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем. Проведение испытаний макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на моделировании проектов систем на кристалле на базе открытых открытых 32-х или 64-х битных процессорных ядер.» (промежуточный).

Целью проекта является разработка программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на базе инструментов САПР с открытым исходным кодом. В рамках этапа 1 выполнены следующие работы: ˗ разработано ПО для разбиения синтезируемой части моделируемых цифровых дизайнов на массив субдизайнов для отдельных ПЛИС макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем; ˗ разработано ПО для исполнения несинтезируемой части моделируемых цифровых дизайнов на процессорах общего назначения макета программноаппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем в режиме симуляции; ˗ разработано ПО для синхронизации данных между ПЛИС и процессорами общего назначения; ˗ разработана схемотехника и топология печатных плат программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем; ˗ разработана эскизная конструкторская и программная документация макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем; ˗ изготовлен макет программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на базе набора коммерческих отладочных плат с ПЛИС; ˗ электрическая отладка макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем; ˗ разработаны программы и методики испытаний макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем; ˗ проведены испытания макета программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на моделировании проектов систем на кристалле на базе открытых 32- х или 64-х битных процессорных ядер. Полученные при выполнении 1 этапа проекта результаты будут использованы при выполнении 2 этапа проекта по разработке программно-аппаратного комплекса для ускорения моделирования и отладки цифровых интегральных схем на базе инструментов САПР с открытым исходным кодом.