Исследование и разработка методов совместного решения задач логического ресинтеза, планировки и размещения на программируемых логических интегральных схемах и системахПроект РФФИ №18-07-00621-а

Объектом исследования является проблема автоматизированного проектирования микроэлектронных схем и систем на ПЛИС с учетом ограничений на логическую емкость и трассировочные ресурсы.Цель работы: Разработка методов совместного решения задач логического ресинтеза, планировки и размещения микроэлектронных схем и систем на ПЛИС.Ожидаемые научные результаты:1) Алгоритмы планировки и размещения схем на ПЛИС с уникальной архитектурой.2) Алгоритмы логического ресинтеза на транзисторном уровне для проектирования на ПЛИС.3) Маршрут проектирования микроэлектронных схем и систем на ПЛИС с учетом разработанных методов и алгоритмов.4) Программные средства логического ресинтеза, планировки и размещения микроэлектронных схем на основе разработанных методов и алгоритмов.Предлагаемые методы и программные средства могут быть востребованы для решения широкого класса задач проектирования микроэлектронных устройств на ПЛИС зарубежного и отечественного производства. Результаты будущих исследований могут послужить отправной точкой в создании специализированной отечественной САПР для решения актуальных задач в области разработки микроэлектронных схем и систем на ПЛИС. Эти результаты являются особенно актуальными в условиях повышенного спроса на импортозамещение в области микроэлектронной промышленности.Разработанные методы и программные средства предназначены для совместного решения задач логического ресинтеза и размещения элементов с учетом специфики архитектуры ПЛИС и могут быть адаптированы в традиционном маршруте проектирования микроэлектронных схем и систем на ПЛИС.