Дифференциальный каскад на комплементарных JFET полевых транзисторах с повышенным ослаблением входного синфазного сигнала

23.12.2019

Предлагается схемотехника дифференциального каскада, в котором предусмотрена система мер, обеспечивающая изоляцию цепей установления статического режима от влияния входного синфазного сигнала и изменений напряжений источников питания. В конечном итоге это позволяет обеспечить высокий уровень подавления входных синфазных помех и помех по шинам питания.

ГРНТИ

47.01.01 Руководящие материалы

Ключевые слова

ДИФФЕРЕНЦИАЛЬНЫЙ КАСКАД НА КОМПЛЕМЕНТАРНЫХ JFET ПОЛЕВЫХ ТРАНЗИСТОРАХ С ПОВЫШЕННЫМ ОСЛАБЛЕНИЕМ ВХОДНОГО СИНФАЗНОГО СИГНАЛА

Детали

НИОКТР

№ АААА-А16-116062810022-9

Тип РИД

Изобретение

Сферы применения

Электронные устройства автоматики, вычислительной техники, систем связи и телекоммуникаций, в т.ч. работающие в условиях воздействия радиации и низких температур; предприятия и организации, занимающиеся разработкой и производством малошумящей аналоговой электронной компонентной базы для тяжелых условий эксплуатации.

Ожидается

Исполнитель

Исполнители

Федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет"

Заказчик

Российский научный фонд

Похожие документы

Дифференциальный каскад класса АВ на комплементарных полевых транзисторах с управляющим p-n переходом для работы в условиях низких температур

0.958

РИД

Дифференциальный каскад на комплементарных полевых транзисторах с управляющим p-n пе-реходом класса АВ с изменяемым напряжением ограничения проходной характеристики

0.947