Модуль арифметико-логического устройства процессора с архитектурой MIPS

Арифметико-логическое устройство выполняет арифметические и логические операции, а также операции сдвига. Разработан маршрут проектирования, пригодный для применения при разработке топологии отдельных узлов микропроцессора MIPS, и топология узла арифметического логического устройства этого процессора, обладающая пониженным энергопотреблением и высоким быстродействием. Основные параметры, полученные при симуляции проекта: суммарная задержка самого длинного пути распространения сигнала равна 3469 пикосекунд; суммарное потребление энергии не более 130 микроВатт; минимальная площадь, занимаемая только ячейками 1481,815 мкм2; высота 43,13 мкм, ширина 47,6 мкм, общая площадь 2 052 мкм2 (43,13 x 47,6).