РИД
№ 625031300878-7Программа для верификации СФ-блока итерационного делителя
13.03.2025
Программа предназначена для функциональной проверки модуля итерационного делителя. Программа выполняет проверку корректности выходных сигналов цифровой схемы итерационного делителя, описанной на языке System Verilog.
ГРНТИ
50.07.07 Диагностика средств вычислительной техники
Ключевые слова
верификационное окружение
верификация
Итерационный делитель
Детали
НИОКТР
Тип РИД
Программа для ЭВМ
Сферы применения
Программа для верификации модуля конфигурируемого FIFO может использоваться во встраиваемых системах вычисления в компьютерных системах, где требуется функциональная проверка и тестирование модулей итерационных делителей.
Ожидается
Исполнитель
Исполнители
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ "МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОЙ ТЕХНИКИ"
Заказчик
МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
Похожие документы
Программа для верификации модуля конфигурируемого FIFO
0.877
РИД
Программа для верификации СФ-блока алгоритма кэширования PLRU
0.876
РИД
Программа для верификации СФ-блока пересечения тактовых доменов (Clock Domain Crossing)
0.867
РИД
Программа для верификации СФ-блока «приемопередатчик LVDS»
0.845
РИД
Программа для СФ-блока «Итеративный делитель»
0.841
РИД
Программа синтеза самопроверяемых и отказоустойчивых последовательностных схем
0.837
РИД
Программа для СФ-блока синхронизации передачи данных между двумя тактовыми доменами
0.833
РИД
Среда аппаратного моделирования модулей системы остаточных классов для задачи цифровой обработки сигналов
0.833
РИД
Библиотека для реализации верификационного окружения для устройств, использующих интерфейс AXI4 Stream
0.831
РИД
Генератор набора проектных ограничений при размещении компонентов специализированного вычислителя с конвейерной архитектурой на кристалле программируемой логической интегральной схемы
0.829
РИД