Методы разработки аппаратно-программных платформ на основе защищенных и устойчивых к сбоям систем на кристалле и сопроцессоров искусственного интеллекта и обработки сигналов

Раздел 1 Разработка архитектуры, системных решений и методов для создания микропроцессорных ядер и коммуникационных средств семейства систем на кристалле двойного назначения Объектом исследования являются методы проектирования архитектуры и элементов микропроцессорных ядер и коммуникационных средств семейства систем на кристалле двойного назначения. Цель работы – развитие методов проектирования архитектуры и элементов высокопроизводительных микропроцессоров и микропроцессорных систем на их основе, аппаратно-программных платформ, сложных технических систем для создания безопасной информационной инфраструктуры. Для достижения этой цели выполнен ряд исследований: - обоснована применимость методов машинного обучения для функциональной верификации микропроцессоров и СФ-блоков на модульном уровне, реализована модель сбора кодового покрытия для обучения нейронной сети с использованием UVM, предложена модель обучения, позволяющая быстрее достигать требуемого уровня кодового покрытия; - проведен анализ популярных генераторов случайных чисел и предложен способ повышения равномерности распределения для генераторов случайных чисел, основанный на фильтрации выборки; - представлен обзор способов синхронизации параллельных программ, исполняемых на разных вычислительных ядрах с доступом к общей памяти, описаны способы взаимодействия программ; - рассмотрены варианты разработки эффективных параллельных программ в среде OpenCL, позволяющие ускорить операции быстрого преобразования Фурье для многомерных массивов комплексных векторов; - разработана методика проектирования органического корпуса с двумя кристаллами, соединенных между собой высокоскоростными интерфейсами. Внедрение результатов проведенных исследований позволит уменьшить время проектирования СФ-блоков микропроцессора, в частности его вычислительных, расширить функционал и область применения доверенных высокопроизводительных СБИС микропроцессоров для объектов критической информационной инфраструктуры. Раздел 2 Архитектурные и схемотехнические методы снижения энергопотребления и повышения сбоеустойчивости микропроцессоров и коммуникационных контроллеров высокопроизводительных Объектом исследования являлись методы снижения энергопотребления, повышения энергоэффективности и повышения сбоеустойчивости цифровых суб-100нм СБИС и их элементов. Цель работы – развитие теории и методов проектирования сбоеустойчивых и энергоэффективных элементов СБИС микропроцессоров по суб-100нм проектным нормам. Для достижения этой цели выполнен ряд исследований: - проведен сравнительный анализ времени, затрачиваемого на проектирование цифровых СФ-блоков с применением автоматизированного подбора входных параметров в САПР и без него; - представлен модифицированный способ троирования с разнесением чувствительных областей цифровой синтезируемой логики, который позволяет добиться лучших показателей по занимаемой площади; - проведен анализ алгоритмов быстродействующего умножения и деления для арифметики полей Галуа на примере вычислений эллиптических кривых с возможностью аппаратной интерпретации оптимизированного алгоритма с использованием ПЛИС. Результаты проведенных исследований применимы в маршрутах проектирования: - энергоэффективных СБИС микропроцессоров для снижения времени проектирования; - сбоеустойчивых систем на кристалле (в том числе апробированы для тестового кристалла по технологии с проектными нормами 28 нм) для повышения сбоеустойчивости; - энергоэффективных узлов микропроцессоров, выполняющих вычисления в системе остаточных классов. Раздел 3 Математическое обеспечение и инструментальные средства для моделирования, проектирования и разработки элементов сложных технических систем, программных комплексов и телекоммуникационных сетей в различных проблемно-ориентированных областях Объектом исследования являлись моделирование, проектирование и разработка элементов сложных технических систем, программных комплексов и телекоммуникационных сетей в различных проблемно-ориентированных областях. Цель работы – разработка методов и технологий обработки графической информации в операционных системах, разработка математической модели тонких кремниевых полевых GAA нанотранзисторов. Для достижения этой цели выполнен ряд исследований: - представлена архитектура эмулятора графического ускорителя, предназначенного для диагностики и последующего исправления сложно выявляемых ошибок в компонентах графической подсистемы, что позволило обнаружить ошибки, которые на реальной аппаратуре имели характер «плавающих» и были тяжело воспроизводимы; - разработана оригинальная квазианалитическая ресурсосберегающая модель кремниевого полевого GAA нанотранзистора с переменной геометрией и со стековым SiO2/HfO2 подзатворным диэлектриком; - создана математическая модель, позволяющая оценить вероятность обнаружения объектов за счет регистрации переотраженного от подстилающей поверхности сигнала, новизна которой работы заключается в возможности применения созданной модели при разработке космических радиолокационных систем. Результаты проведенных исследований позволят ускорить разработку ПО для графической подсистемы в операционных системах реального времени и общего назначения и повысить ее качество, а также повысить качество разрабатываемых космических радиолокационных систем.