Создание элементной базы для высокоточных навигационных модулей

Работа направлена на разработку интегральной микросхемы навигационного процессора для применения в высокоточных приемных модулях сигналов спутниковой навигации, а также на разработку самих навигационных модулей. Разрабатываемая микросхема предназначена для изготовления по технологическому процессу 55 нанометров и представляет собой специализированную схему, состоящую из блока 32-разрядного центрального процессора, блока обработки навигационных сигналов и ряда вспомогательных и интерфейсных блоков. Создаваемый навигационный модуль должен поддерживать сигналы как минимум трех навигационных систем (GPS, ГЛОНАСС, Galileo/BeiDou), передаваемые в нескольких частотных диапазонах, и алгоритмы высокоточного местоопределения RTK и PPP.