Диссертация
№ 421100700098-4МОДЕЛЬ И АППАРАТНО-ОРИЕНТИРОВАННЫЙ АЛГОРИТМ ВЫЧИСЛИТЕЛЬНОГО УСТРОЙСТВА ДЛЯ ОБРАБОТКИ БИНАРНЫХ МАТРИЦ
07.10.2021
Цель диссертационной работы – снижение аппаратной сложности устройства обработки бинарных матриц, применяемых для ускорения определения состава бинарных отношений при построении параллельных алгоритмов. В работе проведен анализ существующих алгоритмов и практических реализаций устройства обработки бинарных матриц с целью определения состава бинарных отношений и определения направления исследования; разработана модифицированная математическая модель и аппаратно-ориентированный алгоритм для умножения бинарных матриц; разработана структурно-функциональная организация устройства обработки бинарных матриц для реализации вычислительно сложных операций при определении состава бинарных отношений; выполнена оценка аппаратной сложности разработанного устройства обработки бинарных матриц.
ГРНТИ
50.51.17 Программное обеспечение процессов проектирования
59.01.85 Автоматизация и автоматизированные системы
50.33.33 Специализированные ЭВМ и ВК
Ключевые слова
многопортовая память
досрочное прерывание
специализированные вычислительные устройства
умножение бинарных матриц.
матрица отношений
бинарные отношения
Детали
Автор
Гвоздева Светлана Николаевна
Вид
Кандидатская
Целевое степень
Кандидат технических наук
Дата защиты
05.10.2021
Организация защиты
федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет"
Организация автора
федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет"
Похожие документы
Математическая модель, метод организации параллельно-конвейерной памяти и специализированное вычислительное устройство умножения квадратных бинарных матриц
0.923
Диссертация
Блочная низкоранговая обработка матриц со смешанной точностью
0.881
НИОКТР
Проблемы интеграции параллельной компьютерной алгебры и искусственных нейронных сетей в области инфокоммуникационных технологий
0.877
ИКРБС
Базовая ячейка матричного умножителя с группировкой 4-х разрядов множителя с минимальным числом управляющих шин
0.876
РИД
Базовая ячейка матричного умножителя с группировкой 2-х разрядов множителя с минимальным числом транзисторов
0.873
РИД
Базовая ячейка матричного умножителя с группировкой 5-ти разрядов множителя с минимальным числом транзисторов
0.871
РИД
Базовая ячейка матричного умножителя с группировкой 4-х разрядов множителя
0.871
РИД
Базовая ячейка матричного умножителя с группировкой 3-х разрядов множителя
0.870
РИД
Программная реализация алгоритма синтеза класса системных и обратных системных матриц, обеспечивающих выполнение ортогонального кодирования
0.867
РИД
Исследование алгоритмов кодирования произведений матриц и методов снижения ошибки их аппроксимации
0.867
НИОКТР