Разработка и исследование нового поколения микросхем быстродействующих операционных усилителей и драйверов высокоскоростных АЦП

Проект 2022 направлен на решение научной проблемы качественной подготовки аналоговых сигналов до их обработки в быстродействующих и сверхбыстродействующих АЦП, в т.ч. с дифференциальным входом, решение которой актуально во многих отраслях науки и техники. В рамках проекта предусматривается разработка новых архитектурных и схемотехнических решений быстродействующих операционных усилителей и драйверов высокоскоростных АЦП на их основе, использующих новые схемотехнические приемы и технологии уменьшения времени задержки сигнала в линейном и нелинейном режимах, отрицательно влияющих на эффективную разрядность АЦП. В основу предлагаемых архитектур быстродействующих ОУ будут положены схемотехнические решения цепей нелинейной коррекции переходных процессов. Научная новизна связана с решением проблемы проектирования драйверов для быстродействующих и сверхбыстродействующих АЦП, что предусматривает создание теоретических основ минимизации времени задержки сигналов в ОУ для малого и большого сигналов, а также синтеза новой схемотехники быстродействующих ОУ для перспективных микроэлектронных технологий, новых методов линейной и нелинейной коррекции переходных процессов, с теоретическими обобщениями в области нелинейной динамики ОУ и драйверов для работы с быстродействующими и сверхбыстродействующими АЦП.