Входной дифференциальный каскад быстродействующего операционного усилителя

Изобретение относится к радиоэлектронике и может быть использовано в структуре операционных усилителей (ОУ), предназначенных для применения в подклассе так называемых дискретно-аналоговых SC-фильтров на переключаемых конденсаторах, для которых (в ряде важных случаев) требуются повышенные значения максимальной скорости нарастания выходного напряжения (SR), а также в драйверах быстродействующих аналого-цифровых преобразователей. Технический результат: создание входного дифференциального каскада ОУ и схемы его включения в ОУ, которое обеспечивают повышенный уровень SR (до 800 В/мкс) при использовании классических (не СВЧ) кремниевых технологических процессов, которые освоены многими российскими предприятиями. Входной дифференциальный каскад быстродействующего операционного усилителя содержит первый (1) и второй (2) входы устройства, первый (3) входной биполярный транзистор, база которого подключена к первому (1) входу устройства, коллектор связан с первой (4) шиной источника питания, а эмиттер соединен с эмиттером первого (5) выходного биполярного транзистора, коллектор первого (5) выходного биполярного транзистора связан с основным (6) токовым выходом устройства, согласованным со второй (8) шиной источника питания, база первого (5) выходного биполярного транзистора соединена с коллектором и базой первого (7) согласующего биполярного транзистора и связана со второй (8) шиной источника питания через первый (9) источник опорного тока, эмиттер первого (7) согласующего биполярного транзистора соединен с эмиттером второго (10) входного биполярного транзистора, коллектор которого связан с первой (4) шиной источника питания, а база соединена со вторым (2) входом устройства, второй (11) согласующий биполярный транзистор, коллектор которого соединен с его базой и подключен к базе второго (12) выходного биполярного транзистора и через второй (13) источник опорного тока соединен со второй (8) шиной источника питания. В схему введены первый (14) и второй (15) дополнительные биполярные транзисторы, причем база первого (14) дополнительного биполярного транзистора соединена с первым (1) входом устройства, коллектор подключен к первой (4) шине источника питания, а эмиттер соединен с эмиттером второго (11) согласующего биполярного транзистора, база второго (15) дополнительного биполярного транзистора соединена со вторым (2) входом устройства, коллектор подключен к дополнительному (16) токовому выходу устройства, согласованному с первой (4) шиной источника питания, а эмиттер соединен с эмиттером второго (12) выходного биполярного транзистора, причем коллектор второго (12) выходного транзистора связан со второй (8) шиной источника питания.