Быстродействующий дифференциальный операционный усилитель на комплементарных биполярных транзисторах

Изобретение относится к радиоэлектронике и может быть использовано (при реализации на широкозонных полупроводниках SiC, GaN, GaAs и др.) в высокотемпературных устройствах автоматики и вычислительной техники. Технический результат: дальнейшее увеличение максимальной скорости нарастания выходного напряжения отрицательного фронта с уровня 200-400 В/мкс до уровня 12000 В/мкс без ужесточения требований к технологическим нормам процесса его изготовления. Это позволит выпускать быстродействующие ОУ по имеющимся в России технологиям с одинаковыми значениями SR для положительных и отрицательных импульсных сигналов большой амплитуды SR(+)SR(-). Кроме этого, данное схемотехническое решение при его практической реализации на широкозонных полупроводниках (SiC, GaN, GaAs и др.) может быть использовано в высокотемпературных устройствах радиотехники, автоматики и вычислительной техники. Быстродействующий дифференциальный операционный усилитель на комплементарных биполярных транзисторах содержит первый (1) и второй (2) входы устройства, первый (3) входной транзистор, база которого подключена к первому (1) входу устройства, коллектор соединен с первой (4) шиной источника питания, а эмиттер связан со второй (5) шиной источника питания через последовательно соединенные первый (6) p-n переход на биполярном транзисторе и первый (7) источник опорного тока, второй (8) входной транзистор, база которого подключена ко второму (2) входу устройства, коллектор соединен с первой (4) шиной источника питания, а эмиттер связан со второй (5) шиной источника питания через последовательно соединенные второй (9) p-n переход на биполярном транзисторе и второй (10) источник опорного тока, первый (11) выходной транзистор, база которого соединена с первым (7) источником опорного тока, а коллектор согласован со второй (5) шиной источника питания, второй (12) выходной биполярный транзистор, база которого соединена со вторым (10) источником опорного тока, первый (13) и второй (14) токоограничивающие резисторы, первое (15) токовое зеркало, согласованное со второй (5) шиной источника питания, выходной буферный усилитель (16), вход которого соединен с выходом первого (15) токового зеркала и корректирующим конденсатором (17), причем выход буферного усилителя (16) является потенциальным выходом устройства (18). В схему введены первый (19) и второй (20) дополнительные транзисторы, базы которых соединены с соответствующими первым (1) и вторым (2) входами устройства, коллектор первого (19) дополнительного транзистора подключен к первой (4) шине источника питания, коллектор второго (20) дополнительного транзистора соединен со входом дополнительного (21) токового зеркала, согласованного с первой (4) шиной источника питания, выход первого (15) токового зеркала соединен с выходом дополнительного (21) токового зеркала и подключен ко входу буферного усилителя (16), эмиттер первого (19) дополнительного транзистора соединен с эмиттером второго (12) выходного биполярного транзистора через первый (13) токоограничивающий резистор, эмиттер второго (20) дополнительного транзистора соединен с эмиттером первого (11) выходного транзистора через второй (14) токоограничивающий резистор, первый (1) вход устройства связан с базой первого (11) выходного биполярного транзистора через первый (22) дополнительный корректирующий конденсатор, а вход (2) устройства соединен с базой второго (12) выходного биполярного транзистора через второй (23) дополнительный корректирующий конденсатор.